Kezdőlap Felfedezés Súgó
Bejelentkezés
lixinru
/
aiot
1
0
Másolás 0
Fájlok Problémák 0 Beolvasztási kérések 0 Wiki
Fa: b79e22ac00
Branch-ok Tag-ek
aiot
/
waterDataDiscreteRateMining
/
averageCalculation
/
averageValueOfWaterPressure.h

averageValueOfWaterPressure.h 1.9 KB
Előzmények Nyers

1234567891011121314151617181920212223242526272829303132333435363738394041424344454647484950 
  1. /****************************************************************************/
    2. 

  2. 

  3. /*
    4. 

  4.  *	m527xsim.h -- ColdFire 5270/5271 System Integration Module support.
    5. 

  5.  *
    6. 

  6.  *	(C) Copyright 2004, Greg Ungerer (gerg@snapgear.com)
    7. 

  7.  */
    8. 

  8. 

  9. /****************************************************************************/
    10. 

  10. #ifndef	m527xsim_h
    11. 

  11. #define	m527xsim_h
    12. 

  12. /****************************************************************************/
    13. 

  13. 

  14. #define	CPU_NAME		"COLDFIRE(m527x)"
    15. 

  15. #define	CPU_INSTR_PER_JIFFY	3
    16. 

  16. #define	MCF_BUSCLK		(MCF_CLK / 2)
    17. 

  17. 

  18. #include <asm/m52xxacr.h>
    19. 

  19. 

  20. /*
    21. 

  21.  *	Define the 5270/5271 SIM register set addresses.
    22. 

  22.  */
    23. 

  23. #define	MCFICM_INTC0		(MCF_IPSBAR + 0x0c00)	/* Base for Interrupt Ctrl 0 */
    24. 

  24. #define	MCFICM_INTC1		(MCF_IPSBAR + 0x0d00)	/* Base for Interrupt Ctrl 1 */
    25. 

  25. 

  26. #define	MCFINTC_IPRH		0x00		/* Interrupt pending 32-63 */
    27. 

  27. #define	MCFINTC_IPRL		0x04		/* Interrupt pending 1-31 */
    28. 

  28. #define	MCFINTC_IMRH		0x08		/* Interrupt mask 32-63 */
    29. 

  29. #define	MCFINTC_IMRL		0x0c		/* Interrupt mask 1-31 */
    30. 

  30. #define	MCFINTC_INTFRCH		0x10		/* Interrupt force 32-63 */
    31. 

  31. #define	MCFINTC_INTFRCL		0x14		/* Interrupt force 1-31 */
    32. 

  32. #define	MCFINTC_IRLR		0x18		/* */
    33. 

  33. #define	MCFINTC_IACKL		0x19		/* */
    34. 

  34. #define	MCFINTC_ICR0		0x40		/* Base ICR register */
    35. 

  35. 

  36. #define	MCFINT_VECBASE		64		/* Vector base number */
    37. 

  37. #define	MCFINT_UART0		13		/* Interrupt number for UART0 */
    38. 

  38. #define	MCFINT_UART1		14		/* Interrupt number for UART1 */
    39. 

  39. #define	MCFINT_UART2		15		/* Interrupt number for UART2 */
    40. 

  40. #define	MCFINT_QSPI		18		/* Interrupt number for QSPI */
    41. 

  41. #define	MCFINT_FECRX0		23		/* Interrupt number for FEC0 */
    42. 

  42. #define	MCFINT_FECTX0		27		/* Interrupt number for FEC0 */
    43. 

  43. #define	MCFINT_FECENTC0		29		/* Interrupt number for FEC0 */
    44. 

  44. #define	MCFINT_PIT1		36		/* Interrupt number for PIT1 */
    45. 

  45. 

  46. #define	MCFINT2_VECBASE		128		/* Vector base number 2 */
    47. 

  47. #define	MCFINT2_FECRX1		23		/* Interrupt number for FEC1 */
    48. 

  48. #define	MCFINT2_FECTX1		27		/* Interrupt number for FEC1 */
    49. 

  49. #define	MCFINT2_FECENTC1	29		/* Interrupt number for FEC1 */
    50. 

  50.