|
|
@@ -539,3 +539,200 @@ enum {
|
|
|
/* GEther */
|
|
|
ET_TX_CLK_MARK, ET_TX_EN_MARK, ET_ETXD0_MARK, ET_ETXD1_MARK,
|
|
|
ET_ETXD2_MARK, ET_ETXD3_MARK,
|
|
|
+ ET_ETXD4_MARK, ET_ETXD5_MARK, /* for GEther */
|
|
|
+ ET_ETXD6_MARK, ET_ETXD7_MARK, /* for GEther */
|
|
|
+ ET_COL_MARK, ET_TX_ER_MARK, ET_RX_CLK_MARK, ET_RX_DV_MARK,
|
|
|
+ ET_ERXD0_MARK, ET_ERXD1_MARK, ET_ERXD2_MARK, ET_ERXD3_MARK,
|
|
|
+ ET_ERXD4_MARK, ET_ERXD5_MARK, /* for GEther */
|
|
|
+ ET_ERXD6_MARK, ET_ERXD7_MARK, /* for GEther */
|
|
|
+ ET_RX_ER_MARK, ET_CRS_MARK, ET_MDC_MARK, ET_MDIO_MARK,
|
|
|
+ ET_LINK_MARK, ET_PHY_INT_MARK, ET_WOL_MARK, ET_GTX_CLK_MARK,
|
|
|
+
|
|
|
+ /* DMA0 */
|
|
|
+ DREQ0_MARK, DACK0_MARK,
|
|
|
+
|
|
|
+ /* DMA1 */
|
|
|
+ DREQ1_MARK, DACK1_MARK,
|
|
|
+
|
|
|
+ /* SYSC */
|
|
|
+ RESETOUTS_MARK, RESETP_PULLUP_MARK, RESETP_PLAIN_MARK,
|
|
|
+
|
|
|
+ /* IRREM */
|
|
|
+ IROUT_MARK,
|
|
|
+
|
|
|
+ /* SDENC */
|
|
|
+ SDENC_CPG_MARK, SDENC_DV_CLKI_MARK,
|
|
|
+
|
|
|
+ /* HDMI */
|
|
|
+ HDMI_HPD_MARK, HDMI_CEC_MARK,
|
|
|
+
|
|
|
+ /* DEBUG */
|
|
|
+ EDEBGREQ_PULLUP_MARK, /* for JTAG */
|
|
|
+ EDEBGREQ_PULLDOWN_MARK,
|
|
|
+
|
|
|
+ TRACEAUD_FROM_VIO_MARK, /* for TRACE/AUD */
|
|
|
+ TRACEAUD_FROM_LCDC0_MARK,
|
|
|
+ TRACEAUD_FROM_MEMC_MARK,
|
|
|
+
|
|
|
+ PINMUX_MARK_END,
|
|
|
+};
|
|
|
+
|
|
|
+static pinmux_enum_t pinmux_data[] = {
|
|
|
+ /* specify valid pin states for each pin in GPIO mode */
|
|
|
+
|
|
|
+ /* I/O and Pull U/D */
|
|
|
+ PORT_DATA_IO_PD(0), PORT_DATA_IO_PD(1),
|
|
|
+ PORT_DATA_IO_PD(2), PORT_DATA_IO_PD(3),
|
|
|
+ PORT_DATA_IO_PD(4), PORT_DATA_IO_PD(5),
|
|
|
+ PORT_DATA_IO_PD(6), PORT_DATA_IO(7),
|
|
|
+ PORT_DATA_IO(8), PORT_DATA_IO(9),
|
|
|
+
|
|
|
+ PORT_DATA_IO_PD(10), PORT_DATA_IO_PD(11),
|
|
|
+ PORT_DATA_IO_PD(12), PORT_DATA_IO_PU_PD(13),
|
|
|
+ PORT_DATA_IO_PD(14), PORT_DATA_IO_PD(15),
|
|
|
+ PORT_DATA_IO_PD(16), PORT_DATA_IO_PD(17),
|
|
|
+ PORT_DATA_IO(18), PORT_DATA_IO_PU(19),
|
|
|
+
|
|
|
+ PORT_DATA_IO_PU_PD(20), PORT_DATA_IO_PD(21),
|
|
|
+ PORT_DATA_IO_PU_PD(22), PORT_DATA_IO(23),
|
|
|
+ PORT_DATA_IO_PU(24), PORT_DATA_IO_PU(25),
|
|
|
+ PORT_DATA_IO_PU(26), PORT_DATA_IO_PU(27),
|
|
|
+ PORT_DATA_IO_PU(28), PORT_DATA_IO_PU(29),
|
|
|
+
|
|
|
+ PORT_DATA_IO_PU(30), PORT_DATA_IO_PD(31),
|
|
|
+ PORT_DATA_IO_PD(32), PORT_DATA_IO_PD(33),
|
|
|
+ PORT_DATA_IO_PD(34), PORT_DATA_IO_PU(35),
|
|
|
+ PORT_DATA_IO_PU(36), PORT_DATA_IO_PD(37),
|
|
|
+ PORT_DATA_IO_PU(38), PORT_DATA_IO_PD(39),
|
|
|
+
|
|
|
+ PORT_DATA_IO_PU_PD(40), PORT_DATA_IO_PD(41),
|
|
|
+ PORT_DATA_IO_PD(42), PORT_DATA_IO_PU_PD(43),
|
|
|
+ PORT_DATA_IO_PU_PD(44), PORT_DATA_IO_PU_PD(45),
|
|
|
+ PORT_DATA_IO_PU_PD(46), PORT_DATA_IO_PU_PD(47),
|
|
|
+ PORT_DATA_IO_PU_PD(48), PORT_DATA_IO_PU_PD(49),
|
|
|
+
|
|
|
+ PORT_DATA_IO_PU_PD(50), PORT_DATA_IO_PD(51),
|
|
|
+ PORT_DATA_IO_PD(52), PORT_DATA_IO_PD(53),
|
|
|
+ PORT_DATA_IO_PD(54), PORT_DATA_IO_PU_PD(55),
|
|
|
+ PORT_DATA_IO_PU_PD(56), PORT_DATA_IO_PU_PD(57),
|
|
|
+ PORT_DATA_IO_PU_PD(58), PORT_DATA_IO_PU_PD(59),
|
|
|
+
|
|
|
+ PORT_DATA_IO_PU_PD(60), PORT_DATA_IO_PD(61),
|
|
|
+ PORT_DATA_IO_PD(62), PORT_DATA_IO_PD(63),
|
|
|
+ PORT_DATA_IO_PD(64), PORT_DATA_IO_PD(65),
|
|
|
+ PORT_DATA_IO_PU_PD(66), PORT_DATA_IO_PU_PD(67),
|
|
|
+ PORT_DATA_IO_PU_PD(68), PORT_DATA_IO_PU_PD(69),
|
|
|
+
|
|
|
+ PORT_DATA_IO_PU_PD(70), PORT_DATA_IO_PU_PD(71),
|
|
|
+ PORT_DATA_IO_PU_PD(72), PORT_DATA_IO_PU_PD(73),
|
|
|
+ PORT_DATA_IO_PU_PD(74), PORT_DATA_IO_PU_PD(75),
|
|
|
+ PORT_DATA_IO_PU_PD(76), PORT_DATA_IO_PU_PD(77),
|
|
|
+ PORT_DATA_IO_PU_PD(78), PORT_DATA_IO_PU_PD(79),
|
|
|
+
|
|
|
+ PORT_DATA_IO_PU_PD(80), PORT_DATA_IO_PU_PD(81),
|
|
|
+ PORT_DATA_IO(82), PORT_DATA_IO_PU_PD(83),
|
|
|
+ PORT_DATA_IO(84), PORT_DATA_IO_PD(85),
|
|
|
+ PORT_DATA_IO_PD(86), PORT_DATA_IO_PD(87),
|
|
|
+ PORT_DATA_IO_PD(88), PORT_DATA_IO_PD(89),
|
|
|
+
|
|
|
+ PORT_DATA_IO_PD(90), PORT_DATA_IO_PU_PD(91),
|
|
|
+ PORT_DATA_IO_PU_PD(92), PORT_DATA_IO_PU_PD(93),
|
|
|
+ PORT_DATA_IO_PU_PD(94), PORT_DATA_IO_PU_PD(95),
|
|
|
+ PORT_DATA_IO_PU_PD(96), PORT_DATA_IO_PU_PD(97),
|
|
|
+ PORT_DATA_IO_PU_PD(98), PORT_DATA_IO_PU_PD(99),
|
|
|
+
|
|
|
+ PORT_DATA_IO_PU_PD(100), PORT_DATA_IO(101),
|
|
|
+ PORT_DATA_IO_PU(102), PORT_DATA_IO_PU_PD(103),
|
|
|
+ PORT_DATA_IO_PU(104), PORT_DATA_IO_PU(105),
|
|
|
+ PORT_DATA_IO_PU_PD(106), PORT_DATA_IO(107),
|
|
|
+ PORT_DATA_IO(108), PORT_DATA_IO(109),
|
|
|
+
|
|
|
+ PORT_DATA_IO(110), PORT_DATA_IO(111),
|
|
|
+ PORT_DATA_IO(112), PORT_DATA_IO(113),
|
|
|
+ PORT_DATA_IO_PU_PD(114), PORT_DATA_IO(115),
|
|
|
+ PORT_DATA_IO_PD(116), PORT_DATA_IO_PD(117),
|
|
|
+ PORT_DATA_IO_PD(118), PORT_DATA_IO_PD(119),
|
|
|
+
|
|
|
+ PORT_DATA_IO_PD(120), PORT_DATA_IO_PD(121),
|
|
|
+ PORT_DATA_IO_PD(122), PORT_DATA_IO_PD(123),
|
|
|
+ PORT_DATA_IO_PD(124), PORT_DATA_IO(125),
|
|
|
+ PORT_DATA_IO(126), PORT_DATA_IO(127),
|
|
|
+ PORT_DATA_IO(128), PORT_DATA_IO(129),
|
|
|
+
|
|
|
+ PORT_DATA_IO(130), PORT_DATA_IO(131),
|
|
|
+ PORT_DATA_IO(132), PORT_DATA_IO(133),
|
|
|
+ PORT_DATA_IO(134), PORT_DATA_IO(135),
|
|
|
+ PORT_DATA_IO(136), PORT_DATA_IO(137),
|
|
|
+ PORT_DATA_IO(138), PORT_DATA_IO(139),
|
|
|
+
|
|
|
+ PORT_DATA_IO(140), PORT_DATA_IO(141),
|
|
|
+ PORT_DATA_IO_PU(142), PORT_DATA_IO_PU(143),
|
|
|
+ PORT_DATA_IO_PU(144), PORT_DATA_IO_PU(145),
|
|
|
+ PORT_DATA_IO_PU(146), PORT_DATA_IO_PU(147),
|
|
|
+ PORT_DATA_IO_PU(148), PORT_DATA_IO_PU(149),
|
|
|
+
|
|
|
+ PORT_DATA_IO_PU(150), PORT_DATA_IO_PU(151),
|
|
|
+ PORT_DATA_IO_PU(152), PORT_DATA_IO_PU(153),
|
|
|
+ PORT_DATA_IO_PU(154), PORT_DATA_IO_PU(155),
|
|
|
+ PORT_DATA_IO_PU(156), PORT_DATA_IO_PU(157),
|
|
|
+ PORT_DATA_IO_PD(158), PORT_DATA_IO_PD(159),
|
|
|
+
|
|
|
+ PORT_DATA_IO_PU_PD(160), PORT_DATA_IO_PD(161),
|
|
|
+ PORT_DATA_IO_PD(162), PORT_DATA_IO_PD(163),
|
|
|
+ PORT_DATA_IO_PD(164), PORT_DATA_IO_PD(165),
|
|
|
+ PORT_DATA_IO_PU(166), PORT_DATA_IO_PU(167),
|
|
|
+ PORT_DATA_IO_PU(168), PORT_DATA_IO_PU(169),
|
|
|
+
|
|
|
+ PORT_DATA_IO_PU(170), PORT_DATA_IO_PU(171),
|
|
|
+ PORT_DATA_IO_PD(172), PORT_DATA_IO_PD(173),
|
|
|
+ PORT_DATA_IO_PD(174), PORT_DATA_IO_PD(175),
|
|
|
+ PORT_DATA_IO_PU(176), PORT_DATA_IO_PU_PD(177),
|
|
|
+ PORT_DATA_IO_PU(178), PORT_DATA_IO_PD(179),
|
|
|
+
|
|
|
+ PORT_DATA_IO_PD(180), PORT_DATA_IO_PU(181),
|
|
|
+ PORT_DATA_IO_PU(182), PORT_DATA_IO(183),
|
|
|
+ PORT_DATA_IO_PD(184), PORT_DATA_IO_PD(185),
|
|
|
+ PORT_DATA_IO_PD(186), PORT_DATA_IO_PD(187),
|
|
|
+ PORT_DATA_IO_PD(188), PORT_DATA_IO_PD(189),
|
|
|
+
|
|
|
+ PORT_DATA_IO_PD(190), PORT_DATA_IO_PD(191),
|
|
|
+ PORT_DATA_IO_PD(192), PORT_DATA_IO_PU_PD(193),
|
|
|
+ PORT_DATA_IO_PU_PD(194), PORT_DATA_IO_PD(195),
|
|
|
+ PORT_DATA_IO_PU_PD(196), PORT_DATA_IO_PD(197),
|
|
|
+ PORT_DATA_IO_PU_PD(198), PORT_DATA_IO_PU_PD(199),
|
|
|
+
|
|
|
+ PORT_DATA_IO_PU_PD(200), PORT_DATA_IO_PU(201),
|
|
|
+ PORT_DATA_IO_PU_PD(202), PORT_DATA_IO(203),
|
|
|
+ PORT_DATA_IO_PU_PD(204), PORT_DATA_IO_PU_PD(205),
|
|
|
+ PORT_DATA_IO_PU_PD(206), PORT_DATA_IO_PU_PD(207),
|
|
|
+ PORT_DATA_IO_PU_PD(208), PORT_DATA_IO_PD(209),
|
|
|
+
|
|
|
+ PORT_DATA_IO_PD(210), PORT_DATA_IO_PD(211),
|
|
|
+
|
|
|
+ /* Port0 */
|
|
|
+ PINMUX_DATA(DBGMDT2_MARK, PORT0_FN1),
|
|
|
+ PINMUX_DATA(FSIAISLD_PORT0_MARK, PORT0_FN2, MSEL5CR_3_0),
|
|
|
+ PINMUX_DATA(FSIAOSLD1_MARK, PORT0_FN3),
|
|
|
+ PINMUX_DATA(LCD0_D22_PORT0_MARK, PORT0_FN4, MSEL5CR_6_0),
|
|
|
+ PINMUX_DATA(SCIFA7_RXD_MARK, PORT0_FN6),
|
|
|
+ PINMUX_DATA(LCD1_D4_MARK, PORT0_FN7),
|
|
|
+ PINMUX_DATA(IRQ5_PORT0_MARK, PORT0_FN0, MSEL1CR_5_0),
|
|
|
+
|
|
|
+ /* Port1 */
|
|
|
+ PINMUX_DATA(DBGMDT1_MARK, PORT1_FN1),
|
|
|
+ PINMUX_DATA(FMSISLD_PORT1_MARK, PORT1_FN2, MSEL5CR_5_0),
|
|
|
+ PINMUX_DATA(FSIAOSLD2_MARK, PORT1_FN3),
|
|
|
+ PINMUX_DATA(LCD0_D23_PORT1_MARK, PORT1_FN4, MSEL5CR_6_0),
|
|
|
+ PINMUX_DATA(SCIFA7_TXD_MARK, PORT1_FN6),
|
|
|
+ PINMUX_DATA(LCD1_D3_MARK, PORT1_FN7),
|
|
|
+ PINMUX_DATA(IRQ5_PORT1_MARK, PORT1_FN0, MSEL1CR_5_1),
|
|
|
+
|
|
|
+ /* Port2 */
|
|
|
+ PINMUX_DATA(DBGMDT0_MARK, PORT2_FN1),
|
|
|
+ PINMUX_DATA(SCIFB_SCK_PORT2_MARK, PORT2_FN2, MSEL5CR_17_1),
|
|
|
+ PINMUX_DATA(LCD0_D21_PORT2_MARK, PORT2_FN4, MSEL5CR_6_0),
|
|
|
+ PINMUX_DATA(LCD1_D2_MARK, PORT2_FN7),
|
|
|
+ PINMUX_DATA(IRQ0_PORT2_MARK, PORT2_FN0, MSEL1CR_0_1),
|
|
|
+
|
|
|
+ /* Port3 */
|
|
|
+ PINMUX_DATA(DBGMD21_MARK, PORT3_FN1),
|
